量子技术在过去十年中取得了令人瞩目的进展。在诸如量子传感和密钥分发等领域，相关技术正从实验室走向现实世界。然而，对于量子计算、纠缠增强传感以及全球量子互联网等其他领域，我们仍处于类似早期晶体管时代的阶段，需要在多个领域取得硬件突破，才能达到预想中投入应用所需的性能。在本篇综述中，笔者评估了量子信息硬件的技术现状，并确定了未来将面对的关键挑战与机遇。
当今技术前沿
当今的量子技术正从实验室走向现实应用。评估这些新技术的进展是件具有挑战性的事，因为它们未来的主要应用领域及各自的品质因数尚未完全明确。确定此类指标并就其达成共识将是该领域未来几年的一项重要挑战，研究人员、开发者、投资者，以及更广泛的群体都将从中受益。由于目前缺乏此类已确立的指标，我们在图1中展示了六个最先进的量子技术平台，并用量子计算、量子模拟、量子网络和量子传感的“技术就绪值”（TRL）框架，作为技术成熟度的替代指标。为了提供针对该领域的外部综合视角，技术就绪值直接取自对ChatGPT和Gemini的查询结果。
图1 新兴量子平台技术就绪值
上图为由ChatGPT和Gemini评估得出的新兴量子平台在各关键应用领域的技术就绪值对比。技术就绪值最低为1（已在实验室环境中观察到基本原理），最高为9（新兴平台已在操作环境中得到证实）。技术就绪值处于7~9的平台可能尚未具备高性能，但已走出实验室，进入系统级的操作环境。尽管该系统本身目前相对于预期的未来结果可能还不成熟，但是ChatGPT和Gemini输出的技术就绪值范围还是在一定程度上反映了每个类别中子领域的差异
在解释技术就绪值时，我们强调两个要点。首先，原始的技术就绪值映射需要定义原型和操作环境等概念，这取决于尚未完全明确的应用领域。因此，输出结果主要揭示了不同平台之间相对成熟度的状况，而非距离最先进应用实现的绝对进展。
其次，达到较高的技术就绪值表明更高水平的系统复杂性已经得到了验证——即使该平台的原始性能仍处于技术早期阶段。例如，英特尔4004处理器（图2）在1971年具有相当高的技术就绪值，并确实导向了商业应用，但与50年后的当下所拥有的中央处理器（CPU）和图形处理器（GPU）相比，其性能微不足道。从这个意义上说，当今的量子技术获得高技术就绪值并不表示它已达成终极目标，也不表示科学研究已经完成、只剩下工程问题。相反，一项新兴技术的高技术就绪值反映了它在操作环境中的系统级演示，表明其在未来可以（且必须）得到改进。例如，尽管当今可以云访问的量子计算机原型在研究和教育用途中达到了相对较高的技术就绪值，但它们距离实现商业量子应用所需的纠错机仍然相去甚远。
图2 经典电子处理器规模化发展的历史视角
（左）英特尔4004处理器是最早的商业集成电路之一，拥有2300个晶体管，针对整数运算（非浮点运算）的4位指令集，10微米光刻节点，以及750千赫兹时钟频率，每秒约能执行5×104~10×104条指令。
（右）英伟达布莱克韦尔图形处理器（nVidia Blackwell GPU），共有2080亿个晶体管（两块裸晶，每块包含1040亿个晶体管），针对整数和浮点运算的最高32位指令集，4纳米光刻节点，以及2~3兆赫兹时钟频率，在执行4位浮点人工智能推理时，处理能力可达到每秒1.4万亿～1.8万亿次浮点运算。
同样地，提高技术就绪值也需要时间。首批硅环调制器在20年前就已进入产业界视野，当时它的技术就绪值并不高，然而此后它们的性能和技术就绪值都获得了大幅提升。如今，环形调制器已与其他光子和电子元件密集集成在商业代工厂制造的电路中（图3）。
图3 硅光子技术规模化的历史视角
（左）早期硅光子技术：千兆赫兹速率的环形谐振腔调制器。
（右）最先进的光子技术：环形调制器的高密度集成（放大图）。该电路是通过格芯公司的45CLO硅光工艺制造的10太字节/秒带宽光互连芯片。
与之类似，2025年的量子技术正在飞速发展，复杂系统正逐步走向成熟，甚至已进入操作环境。然而，作为新兴的早期技术，它们的原始性能仍处于起步阶段，必须大幅提升才能释放其全部潜力。例如，据估计，大规模实现分解算法或量子化学算法需要数千到数万个容错逻辑量子比特（数百万个运行时门保真度远超99%的物理量子比特）执行数十亿到数万亿次门操作。要以可控的开销实现这种成熟且持续的计算，需要整个系统（而不只是门保真度）性能的提升，这远超当今的早期量子计算机所能达到的水平（可类比图2中两种芯片的差距）。同样，虽然量子通信利用当前的光子技术已实现量子密钥分发等少数商业应用，但要释放新型量子加密隐私功能和通信功能的全部潜力，需要量子网络连接规模和性能远超目前水平的量子比特寄存器。接下来，我们将简要总结几种技术平台的前沿技术现状。
超导量子比特与量子点
超导量子比特和光刻定义的量子点都是“人造原子”的典型实例——它们都是在稀释制冷机温度下表现出量子力学行为的人造电结构。超导量子比特是由电感器、电容器和约瑟夫森结构成的非谐电振荡器，具有离散的磁通、电荷或“相位”状态。半导体量子点利用光刻定义的栅极和施加的电压捕获单个电子，并以电子的电荷和自旋态充当量子比特。硅制造技术被用于这两类量子比特器件的生产，不过，需要极其精细的工艺窗口和材料才能实现相干量子器件的制造。
目前最尖端的超导量子比特处理器拥有超过100个排列成二维阵列的量子比特，部分处理器还使用同等数量的可调耦合器来开启或关闭相邻量子比特间的相互作用。在这样的大型阵列中，单量子比特操作的门保真度约为99.95%至99.99%，双量子比特操作的门保真度约为99.5%至99.9%。孤立器件的性能则更优，其错误率可缩减至原来的五分之一到十分之一。
超导量子比特的一个优势在于其速度：量子比特操作可在约10~40纳秒内完成，读取操作可在100~200纳秒内实现，且保真度超过99%。这种速度使得量子纠错周期仅约为1微秒。在近期的一个案例中，将纠错码距离从3增加到5再到7（分别对应由17、49和97个物理量子比特构成的表面码逻辑量子比特），每一步都使错误率至少减半，这意味着：量子比特越多，错误率越低。当距离为5和7时，逻辑错误率甚至比表现最好的物理量子比特还要低。在目前的“蛮力”扩展时代，每个量子比特需要一到三根互连线缆，常用的稀释制冷机可以容纳约1000到10?000个量子比特及其相关布线。为了进一步扩展量子比特的数量，我们需要把此类制冷机联网或制造更大型的制冷机。
半导体中的自旋量子比特可以由栅极定义的量子点（例如硅/硅锗、锗/硅锗或硅-金属-氧化物-半导体器件）承载，也可以由原子级图案化的掺杂剂承载。它们的尺寸由可通过工业工艺制造的光刻图案化电极决定，并能以接近千兆赫兹的频率驱动量子门。虽然小尺寸在占板面积方面是一个显著优势，但也导致每个量子比特在选择性寻址时会遭遇布线和串扰的挑战。2022年，单量子比特和双量子比特门在演示中达到了99%的保真度，并且，这一结果近期在300毫米代工厂环境中制造的双量子比特器件上得以复现。掺杂剂上的电子自旋量子比特也可用于促进核自旋之间的耦合，相关报告称，三个核自旋量子比特间的门保真度已超过99%。近期，在锗/硅锗量子点这一相对较新的平台中，研究人员演示了对四个量子比特的通用控制。
硅/硅锗和锗/硅锗量子比特在材料方面遭遇的一个关键挑战在于如何实现均匀的大幅能谷分裂，因为量子比特态可能会与激发谷态发生混合，从而导致能级泄漏和控制不完善。另一个挑战是温度，因为量子点自旋量子比特通常在100毫开尔文量级的温度下运行。这并非致命障碍（超导量子比特甚至能在更低的温度下运行），相关研究在提高硅和锗运行温度方面的尝试正逐渐获得成功，目前已在1开尔文温度下实现了99.8%的克利福德门保真度。
除上述内容外，基于Ⅲ-V族异质结的量子点正被开发用于高效光子源。此类光源可作为赋能技术，由此确定了图1中量子点在网络和传感领域的技术就绪值。
自旋缺陷
固体中的单个俘获原子或离子提供了一系列特性：高效的光子接口（系统层面的光子检测效率高达50%）、长达数秒的电子自旋相干时间、长达数分钟的核自旋相干时间，以及易于与半导体电路和光子电路进行片上集成的固态宿主。在量子网络环境中，模块包含具有光学接口的“通信”量子比特（如色心电子或离子），并由附近的核自旋或不同的离子形成局部数据量子比特寄存器。这些系统将局部信息处理与由光子介导的远程纠缠链路相结合，以实现模块化量子计算和量子互联网应用的量子连接。此外，半导体中的这些具有光学接口的自旋系统在纳米级分辨率传感方面也极具应用前景。
利用金刚石以及钒酸钇晶体中的镱-171离子，研究人员已在实验室内构建了最多包含五个量子比特且跨越三个节点的网络，硅和碳化硅同样展现出良好的应用前景。通过采用面向低损耗通信波段的量子频率转换技术以及光纤稳定架构，研究人员已在相距数十公里的通信光纤中以及相距10公里的节点之间实现预报式纠缠。实验室实验已展示量子通信优势、量子网络原语以及软件控制的纠缠分发的原理性验证。在这些研究中，单量子比特（双量子比特）逻辑操作保真度约为99%（98%），而近期在已优化的双量子比特寄存器中展示的99.999%（99.93%）逻辑保真度表明了超越阈值运行的潜力。电子自旋量子比特的门控时间在亚微秒级别，而核自旋量子比特的操作通常要慢许多。据称，在单量子比特寄存器内已实现了用于模拟的50个自旋量子比特网络的映射。目前光通道纠缠的保真度达到了80%～90%，频率可达数十赫兹。
这些技术向规模化迈进的主要挑战在于如何系统性地提高操作保真度与效率，以及如何大幅提升纠缠分发速率。对于后者，很可能需要通过大量模块的片上集成实现大规模复用，而这也会带来所有平台都将面对的一系列挑战（如良率、功耗、校准以及单个量子比特的成本）。
原子阵列与俘获离子
俘获离子和中性原子在量子技术中都有着悠久的历史。1995年，研究人员就利用俘获离子实现了最早的双量子比特门。2002年，在超冷原子中观测到了量子相变。此外，这两种系统都可作为量子传感器应用，且已被用作最精确的时钟。这两种架构具有许多共同点：量子比特态被编码在原子的能级中（通常是自旋能级、轨道能级或两者的结合），并通过激光和微波场进行操控。实验在超高真空室中进行，基本上消除了周围环境的影响，从而排除了许多退相干源。因此，原子量子比特提供的相干时间可远超10秒。由于同类原子（离子或中性原子）不可区分，这些架构具有天然的同质性，这对于扩展到多个相同的模块是有利的。最大的俘获离子系统拥有数百个离子，而最大的中性原子系统则拥有数千个原子。这两种架构都已实现具有逻辑编码量子比特和门的量子算法。
这两种架构的主要区别在于单个量子比特的俘获方式以及双量子比特门的实现方式。离子的电荷提供了一种便捷手段，可以利用四极配置中的射频电磁场将其俘获。在这种方法中，离子处于相同俘获势的同时，彼此间也存在库仑相互作用。双量子比特门则是通过将离子的共同运动模式与其内部状态耦合实现。尽管这种方法会产生高保真度的门，但在同一俘获势内将规模扩展到100个以上的量子比特就变得具有挑战性。一种可能的出路是采用量子电荷耦合器件架构（QCCD），其中离子沿着表面阱芯片在多个独立的俘获区之间移动。
对于中性原子，其俘获势由光场提供，形式既可以是形成光晶格的对向传播光束，也可以是高度聚焦的激光束（光镊）。第一种方法在量子模拟的背景下非常有效，其中原子在晶格中不同势阱间的隧穿行为类似电子在固态晶格中的跳跃。光镊装置近期也推进了中性原子的量子信息处理技术。其中，每个光镊承载一个单独的量子比特，双量子比特门通过激发到高主量子数态（里德堡态）实现，这种状态能在几微米的典型光镊距离上产生强相互作用。这种方法的一个优势在于，规模化扩展变成了在显微镜视场中能制造多少个光镊的问题，而后者的预估上限约为10万个。超越这些极限的扩展很可能会通过模块化架构实现，其中光学接口将提供独立计算模块之间的链路。在这一方向上，原型量子网络已在俘获离子系统和中性原子系统中得以实现。
光子量子比特
目前的全光子量子计算研究主要集中在簇态（单向）量子计算，其发展主要受限于光子器件不完善带来的损耗，以及基于体光学非线性的低效且不完善的量子光源。为了实现改进，研究人员正在探索替代型光源，包括高效量子点单光子源以及基于腔量子电动力学（QED）的光源。腔量子电动力学已被用于生成创纪录规模的光子簇态（达到了一维12个光子），而基于两个与腔强耦合的原子的扩展方法已被用于将两个线性簇融合成一个二维簇。目前，这种方法的成功概率及扩展性优于全光子方法，因为它具有极高的单光子生成和检测效率，并利用量子存储器（原子）作为光子间的纠缠器。
无论采用哪种量子技术平台，光子学都将在量子电路的规模化扩展中发挥至关重要的作用。光子是互连量子系统以及复用大量量子比特控制信号的理想媒介。光子对于在光镊阵列量子计算机中俘获原子，以及控制和测量各种具有光学接口的量子比特（原子、离子，以及固态色心、量子点等人造原子）也是必不可少的。然而，尽管光子学在过去的几十年里取得了重大进展（图3），尖端光子学技术仍面临高损耗问题，且缺乏量子系统所需的某些器件和功能。
挑战
现已证明图1中的技术均符合基本的迪文森佐准则（一项技术在原理上具有可扩展性的最低要求），并在几个到几百个量子比特的层级实现了相干可操作性。然而，要展现量子技术的全部潜力，需要在更多数量的量子比特上实现可操作性。在目前的单体框架内扩展只能支持量子比特数量少量增加，但要实现真正的规模化扩展——正如所有复杂系统一样——架构的模块化必不可少。规模化扩展的挑战有很多，我们在此重点讨论所有平台广义上共有的四个挑战：材料与制造、布线、校准与控制、尺寸与能耗。这些挑战都影响着定义量子信息处理模块时的选择，而这些模块可以通过互连形成更大的量子系统。
材料与制造
材料科学和制造工程对所有量子比特平台的成功都至关重要，无论是制造量子比特本身，还是制造隔离、控制和读取它们所需的辅助电子与光学元件。其核心要求是可靠、可重复且可扩展的制造。从工程角度看，理想的情况是利用现有的半导体制造技术，同时引入尽可能少的新工艺。与此同时，量子技术又具有其独特性，需要针对性地引入新材料系统、新工艺流程和新工具，以实现所需的先进性能。
图1中的所有技术都在尽可能地利用行业标准制造工具制造量子比特及其控制电子元件。例如，超导量子比特在硅衬底上使用铝、难熔金属和难熔氮化物，并结合三维异质集成技术制造，这些材料和技术在硅制造领域都属常见。表面阱俘获离子和光子平台使用集成光学元件（如硅/氮化硅波导、光学开关、相移器）、低温互补金属氧化物半导体（CMOS）控制电路以及超导光电探测器。自旋缺陷研究致力于实现精确的横向和深度定位。挑战在于，如何实现可重复、可靠且具有成本效益的制造，并保持足够低的损耗和缺陷密度，以支持大规模运行。
材料科学是制造挑战中一个重要但并非独立的部分。当需要时，必须将能增强性能的新材料（例如电光钛酸钡或钛酸锶）整合到制造工艺流程中。对原本纯净的材料进行图案化、蚀刻和去胶等操作无疑会改变材料表面，并可能影响其性能。在超导、半导体、自旋缺陷、光子以及俘获离子量子比特的退相干机制中，表面和界面科学尤为重要。
光子领域就是这一挑战的典型例证：商业代工厂制造的硅光子器件通常表现出0.25~1分贝/厘米的传播损耗，而其工艺设计套件中提供的光纤－芯片光栅耦合器的损耗则大于3分贝，且是窄带的。尽管在研究级的氮化硅、铌酸锂或碳化硅光子学实验中已有每米分贝级的极低传播损耗报道，但这些工艺尚未在代工厂环境中得到普及。此外，最先进的空间光调制器在扩展光镊阵列时分辨率和速度有限，需要开发针对更短波长、具有更小像素尺寸和更高速度的方案，以便俘获更多原子、缩小原子间距，并实现更快的原子控制与移动。
在微波光子学领域也存在类似的挑战。晶圆代工厂制造流程中普遍使用的沉积电介质（如氧化硅、氮化硅和非晶硅）在微波频段的品质因数仅为103~105。虽然这已足以满足大多数经典应用的需求，但对于量子技术而言通常是不够的，因为即便是当前的量子技术也要求品质因数超过106。目前性能最好的量子换能器和量子频率转换器效率依然很低，这阻碍了它们利用光子对微波超导和半导体量子电路进行组网，还限制了量子网络的规模化扩展，因为后者需要通过通信光纤实现长距离通信。
要应对这些挑战，都需要在晶圆代工厂环境下实现材料与制造技术的进步。学术界非常适合识别新的候选材料和制造概念，因为学生可以尝试各种方法、快速试错，并为成功的方案制作原型。产业界则擅长承接这些概念并付诸实践，权衡那些往往相互冲突的方案之利弊，然后进一步优化并投入大规模生产。
布线
一旦量子比特模块完成组装，控制和读取信号（量子计算机的输入与输出）必须实行大规模路由。目前大多数类型的量子比特模态下，每个量子比特都需要一到三个通道进行操控、控制和读取，无论这些信号是在直流/基带、微波还是光域。将波导或导线“暴力”扩展到数百万量子比特的水平在成本和缺陷密度上都不切实际，因此必须寻求替代方案。
信号复用是实现可扩展控制的一种方法，即让一个通道服务于多个量子比特。在一个早期实例中，研究人员曾利用单束激光，通过相干操作将原子移入或移出光束，在约300个中性原子量子比特阵列中实现了双量子比特门。其中的难点包括增加每个通道对应的量子比特数量，以及对大量复用量子比特与可实现的控制并行度这两者进行权衡（同步控制操作与顺序控制操作）。另一种方法是将控制电子元件与量子比特集成，无论是通过低温CMOS、超导逻辑、集成光学元件，还是在可能的情况下使用室温变体。由于噪声、发热或是灵活性与功能性之间的折中，此方法的挑战在于，如何在这些集成且同址并置的控制电子与光学元件存在的情况下，保持高保真度的量子操作。另一项挑战是开发量子互连，以足够高的保真度将各模块相干连接，从而在整个量子计算机中分发纠缠。
校准与控制
第三项挑战是模块内及模块间的量子比特校准。所有量子比特都需要一定程度的校准。人造原子是制造出来的量子比特，由于设计相同，它们在名义上彼此相同，但由于微小的制造差异，实际上存在不同。中性原子和离子具有相同的内部自由度，通常对应于完全相同的单量子比特，但双量子比特操作容易受到俘获势或承载它们的光晶格变化的影响。所有量子比特都易受到控制和读取信号波动的影响。最后，随着量子比特数量的增加，校准量子比特及其与其他量子比特的串扰会成为一个巨大的问题。机器学习已被应用于协助应对这一挑战。
尺寸与能耗
尺寸和能耗也是增强可扩展性面临的挑战。目前的研发目标主要集中在实现可操作性，对尺寸或能耗的限制不多。然而，超越蛮力扩展的大规模机器将同时受到尺寸和能耗要求的双重限制。例如，目前的超导量子比特相当大，每个约占1平方毫米，这是以牺牲面积为代价提高性能。许多技术平台需要大规模低温系统冷却计算机（量子比特）及其外围设备（如光电探测器、控制电子设备）。中性原子量子计算机则依赖于高功率激光器。随着这些技术的发展，尺寸和能耗都将日益制约权衡空间，并迫使人们创新，以保持成本和占地面积的可控性。
展望：怎么实现1000倍的提升？
模块化与架构
审视前面概述的各项挑战可以清楚地发现，虽然可以通过优化单体量子比特系统内的元件取得进展，但要寻求1000倍的提升，我们就不得不转向不同的架构。特别是将模块化引入系统中的做法为我们提供了一条路径，由此可以把规模化分解为更易处理的部分。其核心思路是从大量较小的模块开始构建完整系统（图4），并通过量子链路将这些模块互连。这种模块化会把布线、尺寸、能耗、控制和校准调整限制在单个模块的范围内。需要注意的是，模块化可以在不同层面实现。例如，在芯片内部使用片上布线连接小型架构模块，或是在芯片与模块之间使用三维异质集成或光学互连。
图4 未来的模块化架构
每个量子计算模块（见局部放大图）由具有不同功能的子模块以及一个经典控制层组成。这些模块通过短程量子互连，类似数据中心里的机架架构。这些机架随后可以跨越更长距离连接到量子互联网中的其他设备。
除了消除扩展障碍外，模块化还为整个系统增加连接性及动态连接性提供了可能，有助于实现新的功能。一个例子是在量子计算机上使用不同类型的纠错码（例如量子低密度奇偶校验码），这可以降低对系统的整体需求（例如降低量子比特数量开销）。此外，模块化方法可以优化系统中不同部分的不同功能。例如，量子存储单元可以与量子处理单元分别进行独立优化。
尽管模块化架构有助于解决上述扩展挑战并开辟新的机遇，但这种方法也伴随着重大挑战：如何在保持所需性能的同时，高效地互连这些模块？
量子互连的定量要求会因平台和具体应用而异，但从定性上看，它们涵盖了互连链路的保真度、速度和可用性。预报和错误检测程序允许在模块之间共享高保真纠缠，但本质上是概率性的。芯片间的量子比特直接传输（例如通过换能）在原理上具有确定性，但在实践中，不可避免的损耗也会使这些过程具有概率性。这种概率性可以通过增加长寿命量子存储器等方式来处理，从而使链路接近确定性，或者直接在纠错码中将这些因素纳入考量来加以弥补。
异构系统
对模块化和集成的需求要求在架构的多个层面上采用异构系统。例如，用于互连独立计算节点的不同模块（图4）可能由与处理器本身不同的模态组成。因此，需要开发混合接口，使量子态能够在两个或多个不同的子系统之间共享。根据量子比特的实现方式，这些接口需要跨越巨大的频率范围（从微波到光频）。此类接口的开发将使得针对不同量子信息任务（如量子存储、处理和通信）而优化的不同子系统可以集成在一起。除了异构量子系统外，信息处理器中经典部分与量子部分的紧密集成也将变得越来越重要（图4）。
集成与接口
由于光子学在量子互连和控制信号复用中的核心作用，它对扩展几乎任何类型的量子系统都至关重要。然而，如何才能实现光子性能的巨大提升，以满足将其纳入功能量子系统的需求？为实现这一目标，创新的光子学设计方法正在涌现。新型及改进的光子材料也在不断出现，以实现扩展量子电路所需的功能，这包括：用于开关和微波-光学换能器件的薄膜铌酸锂；性能更强的低温电光材料，如钛酸锶；具有更宽带隙和更低损耗的材料，如碳化硅、氮化硅和氮化铝；用于量子组网的稀土离子宿主材料；还有片上激光系统。平面光学和超构表面与集成光子学相结合，是扩展光镊阵列和原子控制电路的候选方案。在微波领域，低损耗波导和耦合器正通过三维集成技术在模块内及模块间的芯粒（小芯片）中分发纠缠。
在全光子量子计算中，采用高效单光子源的工作正在持续进行。此外，用于生成簇态的腔量子电动力学方法（已被用于生成创纪录规模簇态）可能会从原子、分子和光学领域转化至固态系统，从而实现相对于原子腔量子电动力学平台更进一步的规模化。
结论
过去十年见证了量子信息处理新硬件开发在多个平台上的非凡进展。这种技术加速从一开始就受到了学术界、产业界和国家设施间的协同驱动。人才和基础设施的汇聚使得研究人员能够专注于前所未有的材料和器件挑战——从物质的确定性原子级控制到量子纠缠工程。持续的进展也依赖于推进部署混合器件所需的现有技术。尽管量子技术已提升至更高的技术就绪值，但所有平台都需要在性能方面取得突破，以释放量子计算、纠缠增强传感和全球量子互联网的全部能力。这些挑战非同寻常，超越了任何个人团队、公司或国家的范畴。此类挑战将继续通过基础科学研究与创新工程的结合来克服。此外，这是一项全球性事业，它引发了从隐私到建立新量子标准等重要的伦理和法律问题。最后，这一领域的未来可能在很大程度上取决于对新一代量子科学家和工程师的培养，他们将向社会交付一种全新的信息处理形式及变革性应用。
资料来源 Science
————————
本文作者大卫·奥沙洛姆（David Awschalom）是凝聚态领域的实验物理学家，以半导体自旋电子学方面的工作而闻名；汉内斯·贝尔尼 （Hannes Bernien）是芝加哥大学普利兹克分子工程学院助理教授；罗纳德·汉森（Ronald Hansen）是实验物理学家，最知名的工作是对量子纠缠的基础和应用的研究；威廉·奥利弗（William Oliver）是麻省理工学院物理学教授；耶莱娜·武奇科维奇（Jelena Vu?kovi?）是斯坦福大学应用物理系教授